Organisasi dan Arsitektur Komputer - PCI (Peripheral Component Interconnect)

Peripheral Component Interconnect atau PCI merupakan bus independent terstandarisasi pada motherboard yang berfungsi sebagai bus penghubung antara perangkat-perangkat dengan prosesor. PCI sangatlah populer diantara bus-bus sistem lain karena dikembangkan sebagai bus low-cast dengan mendukung disk high-speed dan memiliki fitur plug and play. PCI sendiri mulai dikembangkan Intel pada tahun 1990 untuk sistem pentium dasar. Namun kini PCI dapat kita temukan diberbagai perangkat, seperti personal komputer, sistem server, dan lainnya.

Struktur Bus:

• System Pins
  Terdapat pin waktu dan pin waktu.
• Address and Data Pins
  Terdapat 32/64-sesuai bus- jalur yang disediakan untuk alamat dan data, serta beberapa jalur lain untuk menerjemahkan dan memvalidasi baris yang membawa alamat dan data.
• Interface Control Pins
  Berfungdi mengontrol waktu transaksi dan hubungan antara inisiator dan target.
• Arbitration Pins
  Terdapat beberapa master pin yang masing-masing memiliki jalur abritasinya yang langsung terkoneki ke arbiter bus PCI.
• Error Reporting Pins
  Berfungsi melaporkan masalah yang terjadi pada pariti ataupun error. 

Sebelum membahas proses transfer data pada PCI, terdapat banyak sinyal transfer data pada bus PCI yang harus kita kethui, beberapa diantaranya:

• Frame# (Yang dikirim oleh initiator untuk mengindikasikan durasi suatu transaksi)
• Ad# (32/64-sesuai bus- jalur alamat/data)
• C/BE# (4-untuk bus 32 bit- / 8-untuk bus 64 bit- jalur perintah)
• IRDY#  (Sinyal initiator ready)
• TRDY# (Sinyal Target ready)
• Devsel# (Respon perangkat yang telah mengenali alamat data dan siap untuk mentransfernya)
• IDSEL# (Initialization Device Select)

Pada saat proses transfer, selalu ada satu master(prosesor atau kontroler DMA) atau pada PCI biasa disebut initiator, yang berhak untuk mengeluarkan perintah terhadap target(perangkat yang dituju untuk merespon perintah). Transaksi sendiri adalah proses yang melibatkan alamat dan burst data, sedangkan fase hanya transfer yang mengirim beberapa word individu. 

Mulanya initiator akan menyatakan Frame# untuk menginisialisasi durasi burst. Kemudian menyatakan Ad# untuk memesan tempat alamat pada memori bersamaan dengan perintah C/BE# sebagai indikasi jalur byte mana yang akan digunakan. Jika telah mengenali alamat data, target akan mengidentifikasikan keadaan ready dengan Devsel#. Untuk mengidentifikasikan jeda pada transaksi digunakan IRDY# dan TRDY sebagai sinyak ready initiatir dan target. Perintah Frame# akan dijabut bersamaan dengan setelah word ditransfer. 

Sumber :

1. Organisasi Komputer Edisi 5 Internasional. Carl Hamacher, Zvonko Vranesic, Safwat Zaky.
2. Computer Organization and Architecture, Sixth Edition, William Stallings.